基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

时间:2021-04-09 01:13 作者:亚博取款高效快速
本文摘要:章节目录 比较慢傅立叶变换(FFT)在雷达探测、通讯和电子对抗等行业有广泛运用。近些年当场可编程控制器门阵列(FPGA)的迅猛发展,与DSP技术相比,因为其按段信号分析构造,促使FPGA必须非常好地仅限于于髙速信号分析系统软件。因为Altera等企业研制开发的FFTIP核,价格划算,不适合规模性运用于,在特殊行业中,设计方案合适于自身行业务必的FFTCPU是更加具体的随意选择。

亚博取款高效快速

章节目录  比较慢傅立叶变换(FFT)在雷达探测、通讯和电子对抗等行业有广泛运用。近些年当场可编程控制器门阵列(FPGA)的迅猛发展,与DSP技术相比,因为其按段信号分析构造,促使FPGA必须非常好地仅限于于髙速信号分析系统软件。因为Altera等企业研制开发的FFTIP核,价格划算,不适合规模性运用于,在特殊行业中,设计方案合适于自身行业务必的FFTCPU是更加具体的随意选择。

  文中设计方案的FFTCPU,根据FPGA技术性,因为应用移位寄存器流水线结构,搭建了双路数据的另外輸出,相比传统式的联级构造,提高了蝶形运算模块的运算高效率,扩大了输入廷时,降低了处理芯片資源的用以。在OFDM系统软件的具体运用于中,因它能够应用比较慢傅立叶变换,能省时省力地搭建调配和调配,故结合MIMO技术性,设计方案的FFTCPU构造,能够非常好地运用于2根无线天线的MIMO-OFDM系统软件中。  1FFT应急处置的运用于及DIFFFT优化算法基本原理  图1得到一个2根无线天线MIMO-OFDM系统软件中FFT的用以。

比较慢傅立叶变换优化算法大部分分为两类:频域获取(DIT)和频域获取(DIF),这儿设计方案的FFTCPU应用恩-3DIF优化算法。    针对N点编码序列x(N),其傅立叶变换    将x(n)分成上、下两一部分,得:    那样将2个N点的DFT分成2个N/2点的DFT,分的方式是将x(k)按编号k的奇、极分离出来。根据这类方法以后分下来,直至得到 二点的DFT。

应用DIF方式设计方案的FFT,其輸出是正序,输入是依照奇偶数分离出来的倒序。  2移位寄存器流水线结构的FFT  在传统式流水线结构的FFT中,务必将所有数据輸出寄存器后,可刚开始蝶形运算。在基-3DIF优化算法中能够寻找,当今N/两个数据转到寄存器后,运算以后能够刚开始,自此转到的第N/2 一个数据与寄存器第一个数据进行蝶形运算,依此类推。

  因为应用频域获取法,不务必对輸出的数据进行倒序应急处置,改动了详细地址操控,那样,能够应用移位寄存器的方法,依次将前N/两个数据转移移位寄存器,在N/2 l時刻,第一个数据移进移位寄存器,参与运算。相对性于传统式的RAM载入方法,应用移位寄存器存储结构综合性后的仅次输出功率为500MHz,远高于RAM方法的166MHz。  当移位寄存器相继有数据移进时,在移位寄存器中不容易经常会出现空缺位。

这时,引入第二路数据,在第一路数据依次移进进行蝶算时,第二路数据依次补充到移位寄存器的空缺位中,为运算保证准备。根据那样一种类似乒乓球作业者的构造,能够使蝶形运算控制模块中的数据连续地輸出,运算高效率超出100%。有别于传统式的乒乓球作业者构造,因为用以移位寄存器,不务必二块RAM,能够省去一半的寄存器。

图2为256点FFTCPU的第一级构造。    根据所述基本概念,将这类移位寄存器构造拓展到全部FFT系统软件的各个,能够寻找各个用以的移位寄存器总数是增长的。

现用以一个8点构造来进行表述。  如图所示3下图,数据由輸出l和輸出2转到第一级。根据开关电源进行选通操控。

亚博取款高效快速

因为是N=8的运算,因此 各个各自重进四级、2级和1级的移位寄存器。    并接来表述运算全过程:  将K1遇到方向①,第一路数据转到移位寄存器,待第一路的前4个数据现钱四级移位寄存器后,第一路转到的第5个数据与移位寄存器移进的第一个数据进行蝶形运算。

  因为输入結果有左右双路,第二级是一个四点的DFT,因此 针对上单的输入結果x0(0) x0(4)类似第一级,必需现钱下一级寄存器,为四点运算保证准备,下边路的输入,再作现钱区级2级移位寄存器中,直到上单的四点运算刚开始,第二级的移位寄存器有空缺位时,转移第二级,为下边路的四点运算保证准备。因此 第一级蝶形运算上单输入前N/4=两个转到下一级寄存器,下边路输入的数据依次现钱区级移位寄存器中。  当第一级的输入前N/4=两个数据x0(0) x0(4)和x0(1) x0(5)现钱第二级移位寄存器时,运算以后能够刚开始,这时候开关电源K2遇到方向②,这时第一级上单输入的数据x0(2) x0(6),即第一级上单输入的第三个数据与第二级移位寄存器移进的第一个数据,即x0(O) x0(4)进行蝶形运算,输入的第四个数据x0(3) x0(7)与x0(1) x0(5)进行蝶算。

亚博取款高效快速

在这个运算全过程中,第一级的2级移位寄存器移进数据依次挪动现钱到第二级的移位寄存器造成的空缺位中。  2个数字时钟后,第一级上单输入的四个数据顺利完成了蝶形运算,K2遇到方向①,在接下去的2个数字时钟里,第一级中2级移位寄存器的输入依次与这时第二级中2级移位寄存器的输入数据进行蝶形运算,即与,与顺利完成第一级下边路输入的四个数据的蝶形运算。

  这时,第一路在第一级运算后的输入数据,在第二级顺利完成了所有的蝶形运算。第二级的输入結果同第一级一样,蝶形运算的上单输入前N/8=一个转到下一级寄存器,后一个数据必需转到后一级进行碟算,下边路输入的数据现钱区级移位寄存器中。

  第三级的运算与第二级和第一级类似,即转移1级寄存器的数据两者之间后一个数据进行碟算,另外使前一级寄存器的输入数据转到后一级寄存器的空缺位中,随后开关电源打进方向②,对下边路输入数据进行碟算。  针对第二路数据,根据开关电源操控,在第二级中,待第一路第一级下边路输入数据进行蝶形运算时,转移寄存器的空缺位,为运算保证准备,因为前面运算周期时间是后续运周期时间的二倍,针对第二级碟算控制模块来讲,数据仍然是连续輸出的。根据那样双路数据的交叠运算和储存,搭建乒乓球作业者,进而提高了蝶形运算控制模块的运算高效率。

图4是256点FFT的确立运算輸出和输入时序图。针对仅有一路数据的运用于场所,能够在前面重进,自动门开关电源和数据缓存寄存器分成双路数据,搭建一路数据的连续载入。

    因为应用移位寄存器结梅,各个寄存器用以的总数全是同样的,即是N/2 N/4。在其中,N为该级DFT运算的等级,各个用以的移位寄存器深层逐级增长,进而大幅度降低了寄存器的用以总数。  除此之外,因为各个构造同样,因此 大等级FFT仅仅小等级FFT基本上等比级数的降低,并且因为移位寄存器的输入相对性于RAM来讲不务必简易的详细地址操控,因此 这类构造的FFTCPU具有十分好的扩展性。


本文关键词:亚博取款高效快速,基于,FPGA,的,移位,寄存器,流水线,结构,FFT

本文来源:亚博取款高效快速-www.omskpapa.com